(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-321588

(43)公開日 平成8年(1996)12月3日

(51)Int.Cl. 6	識別記号	F I			•
H01L 27/06		H01L 27/06	101	P	
27/04		27/04		Н	
21/822		27/06	311	C	

審査請求 未請求 請求項の数6 OL (全5頁)


(21)出願番号	特願平8-39785	(71)出願人	591002692
			エスジーエスートムソン マイクロエレク
(22)出願日	平成8年(1996)2月27日		トロニクス エッセ エッレ エーレ
			SGS-THOMSON MICROEL
(31)優先権主張番号	95830067:5		ECTRONICS SRL
(32)優先日	1995年 2 月28日		イタリア国 ミラノ 20041 アグラーテ
(33)優先権主張国	イタリア (IT)		ブリアンツァ ヴィア ツィー オリヴ
			ェッティ 2
		(72)発明者	エンリコ エム ア ラヴァネーリ
	·		イタリア国 ミラノ 20052 モンツァ
			ヴィア ステルヴィオ 5
		(74)代理人	弁理士 杉村 暁秀 (外7名)

(54)【発明の名称】静電気放電保護回路

(57)【要約】

【課題】 小型で、バイCMOS型の処理によっても高速で容易に集積化でき、いかなる動作状態の下でも入力及び出力端子の双方を保護しうる静電気放電保護回路を提供する。

【解決手段】 集積回路の端子と接地点との間に接続し うる、静電気放電に対し集積回路を保護する保護回路で あって、集積回路の前記の端子と接地点との間にエミッ 夕端子とコレクタ端子とを以て接続された第1トランジ スタQ」と、この第1トランジスタのペース端子に接続 されたペース端子と第1トランジスタのコレクタ端子に 接続されたエミッタ及びコレクタ端子とを有する第2トランジスタQ」とを具える。



【特許請求の範囲】

【請求項1】 集積回路装置にモノリシック集積化でき、この集積回路装置の端子と接地点との間に接続され うる静電気放電保護回路において、

この静電気放電保護回路が第1トランジスタ(Q₁)及び第2トランジスタ(Q₁)を有し、各トランジスタが第1及び第2端子と制御端子とを有し、前記の第1トランジスタがその第1及び第2端子を以てそれぞれ前記の集積回路装置の前記の端子と前記の接地点との間に接続され、前記の第2トランジスタの制御端子は第1トラン 10ジスタの制御端子に接続され、第2トランジスタの第1及び第2端子の双方が第1トランジスタの第2端子に接続されていることを特徴とする保護回路。

【請求項2】 請求項1に記載の保護回路において、第1及び第2トランジスタがバイポーラトランジスタであり、前記の第1端子、第2端子及び制御端子がそれぞれトランジスタのエミッタ端子、コレクタ端子及びベース端子を構成していることを特徴とする保護回路。

【請求項3】 第1導電型の半導体基板(1)上のモノリシック集積回路用静電気放電保護装置であって、この 20 保護装置は第1導電型とは反射の第2導電型の第1領域(4)を有し、この第1領域は基板の表面からこの基板内に延在している保護装置において、

前記の第1領域は、前記の表面から当該第1領域内に延 在する第1導電型の少なくとも1つの第2領域(5)を 有し、この第2領域は集積回路の端子に電気接続され、 前記の保護装置は、第1導電型で前記の表面から基板の 領域内及び第1領域の周辺領域内に延在する少なくとも 1つの第3領域(3)を有し、前記の第3領域は集積回 路の接地点に電気接続されていることを特徴とする保護 30 装置。

【請求項4】 請求項3に記載の保護装置において、前記の第3領域の少なくとも一部分に、基板をドーピングするのに用いた不純物よりも高い濃度で不純物がドーピングされ、この第3領域の部分は基板上で第1領域の下側の領域内にも延在していることを特徴とする保護装置。

【請求項5】 請求項3又は4に記載の保護装置において、前記の第2領域は、少なくとも1つの領域を有する中央部分を囲む周辺部分を有しており、この少なくとも 401つの領域は前記周辺部分よりも浅く第1領域内に延在し、前記の周辺部分は前記の少なくとも1つの領域内よりも低い濃度で不純物がドービングされていることを特徴とする保護装置。

【請求項6】 請求項3~5のいずれか一項に記載の保護装置において、前記の第3領域が周辺部分を有し、この周辺部分は、当該周辺部分よりも高い濃度で不純物がドーピングされている非周辺部分よりも浅く第1領域内に延在していることを特徴とする保護装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、集積回路を静電気 放電に対し保護する装置、特に混合型の技術を用いて形 成され低電源電圧で動作する集積回路に対する小型保護 器に関するものである。

【0002】集積回路の接点バッドは、集積回路の製造中や、これら集積回路の、回路装置への組立て中や、或いは動作中に、帯電物体と偶発的に接触しやすいということが分かっている。その結果、集積回路の領域又は部分間に充分大きな電位差が発生して、MOS型のトランジスタのゲート酸化物のような、装置中に設けられている薄肉の誘電体を損傷するか又は破壊さえもするおそれがある。

【0003】静電気状態により生じる電位差がゲート分離部の絶縁耐力を越えると、このゲート分離部を経て生じる静電気放電によりMOSトランジスタが使用不可能となる。これが、例えば1.2μmの最小ゲート寸法を得るMOS型の技術により集積化した回路においては、約12V程度の低い電圧で、すなわちある場合の静電気放電により生じる値よりも著しく低い値の電圧で生じるおそれのある破壊効果である。

[0004]

【従来の技術】集積特性に明らかに影響を及ぼす静電気放電から集積回路の入出力端子を保護する数種類の手段が知られている。これらの手段のあるものは、放電による電流を制限又は"抑圧"するために、集積回路の基板に集積化した直列接続抵抗や直列又は並列接続ダイオードを使用するものであり、基本的に入力端子を保護するのに実効性がある。

【0005】他のより優れた手段は、サイリスタ構造又はSCR(シリコン制御整流器)を使用するものであり、場合により点弧電圧を低くする変更を施して入力端子と出力端子との双方を保護するのに採用することができる。

【0006】本明細書に添付の図1に、バイCMOS型の、すなわち混合型の技術を用いた回路に対する入力保護回路を示す。トランジスタQ、及びQ、が相俟って、集積回路の入力端子INと接地点との間に接続されたツェナーダイオードの等価構造を形成している。この種類のESD(静電気放電)保護器及びその動作は例えばA.R. Alvarez (Cypress Semiconductor Corporation)発行の本"BiCMOS Technology and Applications"、第2版に開示されている。

【0007】この保護器は可成り小型なものであり、バイCMOS型の処理により容易に集積化しうるものであり、このことは、外部物体と接触するおそれのある集積回路の各端子に対し保護器を設ける場合に極めて便利である。しかし、この保護器は、動作中負のダイナミックレンジとなる端子に対しては適用できない。

50 [0008]

【発明が解決しようとする課題】本発明が解決しようとする技術的課題は、小型で、バイCMOS型の処理によっても高速で容易に集積化でき、いかなる動作状態の下でも(電源端子を含む)入力端子及び出力端子の双方を保護するのに用いうる、静電気放電に対する保護器を提供することである。

[0009]

【課題を解決するための手段】本発明は、集積回路装置にモノリシック集積化でき、この集積回路装置の端子と接地点との間に接続されうる静電気放電保護回路におい 10 て、この静電気放電保護回路が第1トランジスタ及び第2トランジスタを有し、各トランジスタが第1及び第2端子と制御端子とを有し、前記の第1トランジスタがその第1及び第2端子を以てそれぞれ前記の集積回路装置の前記の端子と前記の接地点との間に接続され、前記の第2トランジスタの制御端子は第1トランジスタの制御端子に接続され、第2トランジスタの第1及び第2端子の双方が第1トランジスタの第2端子に接続されていることを特徴とする。

【0010】又、本発明は、第1導電型の半導体基板上 20 のモノリシック集積回路用静電気放電保護装置であって、この保護装置は第1導電型とは反射の第2導電型の第1領域を有し、この第1領域は基板の表面からこの基板内に延在している保護装置において、前記の第1領域は、前記の表面から当該第1領域内に延在する第1導電型の少なくとも1つの第2領域を有し、この第2領域は集積回路の端子に電気接続され、前記の保護装置は、第1導電型で前記の表面から基板の領域内及び第1領域の周辺領域内に延在する少なくとも1つの第3領域を有し、前記の第3領域は集積回路の接地点に電気接続され 30 ていることを特徴とする。

【0011】本発明の特徴及び利点は以下の実施例の説明から明らかとなるも、本発明はこの実施例に限定されるものではない。

[0012]

【発明の実施の形態】図2に示す静電気放電保護回路は極めて簡単であり、第1トランジスタQ 及び第2トランジスタQ を有し、好適例ではこれら双方のトランジスタをバイポーラNPN型とする。

【0013】トランジスタQ」は集積回路の、保護すべ 40 き端子T1と好ましくは接地端子T2との間にこのトランジスタのエミッタ端子及びコレクタ端子をそれぞれ以て接続されており、この集積回路は1つの保護器回路 (集積回路の複数個の端子を静電気放電に対し保護する必要がある場合には、複数個の保護器回路)を有する。トランジスタQ」はそのエミッタ及びコレクタの双方の端子を以てトランジスタQ」のコレクタ端子に、従ってこの場合接地端子T2に接続されている。。トランジスタQ」及びQ」のそれぞれのベース端子は互いに接続されている。

【0014】電源端子を含む場合でも、保護器回路は常に、保護を要する端子と接地端子との間に接続するのが安全である。この場合、2つの端子間に1つの保護器回路を接続することによりある程度の保護を達成しうるも、2つの電源端子の各々に1つづつ、計2つの保護器回路を用いるのが更に良好である。

【0015】正の放電中は、トランジスタQ」のエミッターベース接合がなだれ導通状態となり、トランジスタQ」がダイオードバイアスされ、トランジスタQ」のベースーコレクタ接合が順方向導通で動作する。従って、トランジスタQ」はBVcer動作モードで逆に作用し、極めて低い出力インピーダンスを呈する。一方、負の放電中は、なだれ導通を受けるのはトランジスタQ」のエミッターベース接合であり、トランジスタQ」はベース電流が供給され、活性範囲で動作し始める。

【0016】トランジスタQ、はターン・オンすると電流の大部分を流し、この構造体の直列抵抗値は極めて小さくなる。トランジスタQ、及びQ、が同じトランジスタである場合には、この構造体の降伏電圧は正及び負の静電気放電に対し"対称的"となる。いずれの場合でも、降伏電圧は2つのトランジスタQ、及びQ、の選択に依存する。

【0017】図3は、混合型の技術により構成できるもこれに限定されない本発明による可能な保護器回路を示す断面図である。この構造体はP型の不純物がドービングされた基板を有しこの基板上にN型の不純物がドービングされたエピタキシァル層が位置している単結晶シリコン片上に形成しうる。このエピタキシァル層の厚さは $8\sim10\,\mu\mathrm{m}$ 、その固有抵抗は約 $1.5\,\Omega\cdot\mathrm{cm}$ とする。

って周知の技術により埋め込み領域すなわち層2を形成する。この層2はこの層2以外のエピタキシァル層1の部分よりも多量にドーピングされており(N')、同じくN'型の侵入領域3により表面に連結されている。【0019】埋め込み層2の上方でエピタキシァル層1上には、本例では1・10''cm'~3・10''cm'の範囲内のドーズ量で約1.25μmの深さまで硼素を注入することによりP型(P-BODY)表面領域4を

【0018】エピタキシアル層1の成長中、当業者にと

形成する。約1・10''cm'のドーズ量で約0.3 μ mの深さまで砒素を注入することにより、表面からP型 表面領域4内に延在するN'型の領域5を形成する。更 に、侵入領域3からP型表面領域4の縁部領域まで延在 する表面領域6を同様にして形成する。

【0020】簡単のために図面にはリードT1及びT2で示すも、実際には一部がN'型の拡散領域を以て構成され他の一部がアルミニウム又はドービングされた多結晶シリコンのような導電性材料の通路を以て構成されている適切な電気接続手段を領域5及び3上にこれら領域50と抵抗接触するように設ける。これにより、図2に示す

保護器回路構造が極めて簡単に形成されたことになる。

【0021】保護すべき端子T1と接地端子T2との間 に接続されているトランジスタQ」は領域5,4及び2 の順次のNPN構造を以て構成され、この場合、領域5 がエミッタであり、P型表面領域4がペースであり、エ ヒタキシァル層、特にその埋め込み領域2がコレクタを 構成する。

【0022】トランジスタQ」に対しても同様のことが 言え、そのエミッタはP型表面領域(ベース領域)の周 辺領域の上側にある領域6であり、共通コレクタ領域2 10 によって得られ、侵入領域3を経てエミッタ領域6に連 結されている。

【0023】上述した実施例は、いかなる静電気放電が 発生しても信頼性を確保する必要のある装置を全体とし て適切に動作させるのに重要なあらゆる技術的特徴を、 本発明にとって本質を成すものでなくても含むものであ ることに注意すべきである。

【0024】一例として、エミッタ領域5及び6の縁部 にHVS (高電圧シフト) 拡散を行ない、そのドーヒン グ濃度を中心部よりも低くして、PN接合縁部の曲率半 20 6 周辺領域 径を大きくし、従って破壊性の"ホットスポット"の形

成を回避してその降伏を良好に制御するようにする。

【0025】更に、2つのエミッタ領域5及び6間にP 型の領域7を介在させ、この領域7のドービング濃度を P型表面領域4の他の領域よりも高くして、2つのエミ ッタ領域5及び6の互いの分離を高めるようにする。

【0026】本発明の範囲を逸脱することなく、上述し た実施例に種々の変更を加えうること勿論である。

【図面の簡単な説明】

【図1】従来の保護回路を示す回路図である。

【図2】本発明による保護回路の一例を示す回路図であ る。

【図3】本発明による保護装置の一例を示す断面図であ る。

【符号の説明】

 Q_1 , Q_1 h = h = h = h


2 埋め込み層


3 侵入領域

4 表面領域

5 N'型領域

P型領域





フロントページの続き

(72)発明者 ファブリツィオ マルティニョーニ イタリア国 ヴァレーゼ 21040 モラゾ ーネ ヴィア マッツィーニ 5